< previous page	page_720	next page >
Page 720 Table A.2 DTMR for data cache. Line Size 4 8 16 32 64 128 Cache Size 1KB 0.2900 0.2100 0.1550 0.1500 0.1500 0.1700 2KB 0.2750 0.1850 0.1200 0.0900 0.0850 0.0820 4KB 0.2500 0.1700 0.0950 0.0700 0.0550 0.0480 8KB 0.2100 0.1350 0.0800 0.0550 0.0370 0.0310 16KB 0.1800 0.0950 0.0600 0.0390 0.0260 0.0190 32KB 0.1100 0.0650 0.0400 0.0250 0.0180 0.0115 64KB 0.0300 0.0190 0.0110 0.0075 128KB 0.0250 0.0130 0.0075 0.0045 256KB 0.0230 0.0110 0.0055 0.0032 512KB 0.0190 0.0093 0.0047 0.0027 1024KB 0.0170 0.0084 0.0042 0.0023 Table A.3 DTMR for instruction cache. Line Size 4 8 16 32 64 128 Cache Size 1KB 0.5000 0.3000 0.1950 0.1400 0.1000 0.0800 2KB 0.4000 0.2300 0.1600 0.0950 0.0650 0.0550 4KB 0.2800 0.1700 0.0950 0.0630 0.0440 0.0310 8KB 0.1850 0.1000 0.0600 0.0380 0.0240 0.0180 16KB 0.1650 0.0820 0.0500 0.0300 0.0190 0.0120 32KB 0.0900 0.0550 0.0300 0.0180 0.0098 0.0065 64KB 0.0210 0.0120 0.0066 0.0040 128KB 0.0195 0.0098 0.0055 0.0030 256KB 0.0190 0.0090 0.0045 0.0026 512KB 0.0018 0.0080 0.0036 0.0020 1024KB 0.0016 0.0070 0.0029 0.0015
< previous page	page_720	next page >