< previous page page_429 next page >

Page 429
0429-01.gif
Figure 7.2
The primary storage facilities in a vector processor. Vector LD/ST
usually bypasses the data cache.
0429-02.gif
Figure 7.3
Typical vector register sizes.

 
< previous page page_429 next page >